数据基本表示

国标码转区位码

课本上有 $区位码$ ，那么国标码转区位码减去A0A0即可，注意不能用减法器，应该加上A0A0的补码5F60，如下图

汉字机内码获取

主要就是获得给出那一段话的机内码。数字和字母全是全角，建议直接复制文本。转换C代码如下，转换出的code可以直接作为镜像读到logisim的ROM中

#include <stdio.h>
int main()
{
    FILE *fpr,*fpw;
    fpr=fopen("./words.txt","r");
    fpw=fopen("./code.txt","w+");
    char t[200];
    fgets(t,200,fpr);
    int flag=0;
    fprintf(fpw,"v2.0 raw\n");
    for(int i=0 ; t[i]!='\0' ; i++){
        if((t[i]>='0'&&t[i]<='9') ||(t[i]>='a'&&t[i]<='z')||(t[i]>='A'&&t[i]<='Z')){
            fprintf(fpw,"00%x ",(unsigned char)t[i]);//写ASCII码，然而没用，我也懒得删了
            continue;
        }
        fprintf(fpw,"%x",(unsigned char)t[i]);//写入汉字机内码
        ++flag;
        if(flag==2){//机内码两个字节表示一个汉字，所以每两个字节输出一个空格。
            fprintf(fpw," ");
            flag=0;
        }
    }
    fclose(fpw);
    fclose(fpr);
    return 0;
}

16位海明编码电路设计

就是分组的奇偶校验，连线的时候还是建议多用隧道吧，我这个属于是连到后面积重难返，别忘了总校验位

海明校验的分组如下，第二列是标了1的就在P1组，第三列标了1的就在P2组，以此类推

16位海明解码电路设计

按照规则生成几个校验组的纠错位和总的偶校验位，总校验位为1必有一位错，总校验位为0但是其余校验位有1则有两位错，全0则没有错，这里建议画一个真值表体会一下。纠错就用一个解码器，生成的信号去和原数据异或。图如下

海明编码流水传输实验

主要要知道出错之后重传四位，也就是,平时传输数据的时候，地址加1，出错时加上4的补码，并将之前寄存器中的值清零同时，锁住最后一个寄存器下方的使能，防止错误数据传过去。同时为了防止使能信号和数据有效信号的冲突，在使能信号上加上数据无效时同样锁住寄存器。

运算器设计

8位可控加减法电路设计

照着书上的连就完了，串行进位，Y的每一位加个取反（这里是利用异或1取反），溢出就用数据位进位和符号位进位异或判断就好了。分析时延时，假设所有门电路延迟一样（当然教材上不是这样的，教材上异或门为3T，但是我叛逆期非要当1T做。后面也是假设所有门电路延时相同），那么第一个进位生成的时间是4T（异或门1T，全加器内3T），之后每2T产生一个进位，进位快于结果，所以关键路径延时2*7+4=18.

CLA182四位先行进位电路

主要是根据P和G生成C，主要记住，然后套娃带进去计算就行了。不过这里C₀是C_in，P和G的下标相应加1。

成组进位生成函数G*就是最高位进位不要最多项的那一位。所有时延都是2T

4位快速加法器设计

根据组合逻辑，我们有

CLA74182所有输出时延是2T，每一位的时延就很好分析了，最高进位延时3T，输出延时4T

16位快速加法器设计

由于4位加法器留了成组进位的输出，所以照着连到CLA74182就行了，和就不用通过74182生成了。同样书上有图。时延的分析稍微复杂一点，每一位进位生成的时延是5T（P*G*的3T加上74182的2T），此时所有加法器中的PG信号都已生成，在CLA74182中结果2T可以输出最高位和此高位进位，所以延时为7T，S时延要加上一个异或门，为8T。不过需要注意的是CLA74182输出的进位比下面加法器输出的进位快，所以如果从上面74182输出C15和C16，时延为5T（和所有进位一样，下面的最高位进位要等上一组进位进来经过一个2T的74182）